内部配置为8个银行dram。
2Gb芯片被组织为32Mbit × 8 I/ o × 8 bank或16Mbit × 16 I/ o × 8 bank设备。这些
同步设备实现高速双数据速率传输速率高达1866 Mb/秒/引脚一般
应用程序。
该芯片的设计符合DDR3(L) DRAM的所有关键特性和所有控制和地址
输入与一对外部供应的差分时钟同步。输入锁存在交叉处
差时钟点(CK上升和下降)。所有I/ o同步到一个单端DQS或
差分DQS对的源同步方式。
这些器件采用1.5V±0.075V或1.35V -0.067V/+0.1V单电源供电
BGA包
