MT48LC8M16A2P-7E IT:LSDR SDRAM
MT48LC8M16A2P-7E IT:L特征
•符合PC100和PC133
•完全同步；所有信号记录为阳性
系统时钟边沿
•内部管道操作；列地址可以
每个时钟周期更改
•用于隐藏行访问/预充电的内部银行
•可编程突发长度（BL）：1、2、4、8或完整
页
•自动预充电，包括并行自动预充电
和自动刷新模式
•自刷新模式：标准和低功耗
（在AT设备上不可用）
•自动刷新
–64ms，4096周期刷新（商用和
工业）
–16ms，4096次循环刷新（汽车）
•LVTTL兼容输入和输出
•单个3.3V±0.3V电源
选项标记
•配置
–32兆x 4（8兆x 4 x 4排）1 32M4
–16兆x 8（4兆x 8 x 4排）16M8
–8兆x 16（2兆x 16 x 4排）8M16
•写入恢复（t
WR）
–吨
WR=2氯A2
选项标记
•塑料包装-OCPL2
–54针TSOP II（400密耳）TG
–54针TSOP II（400密耳）无铅P
–60球TFBGA（8毫米x 16毫米）FB1
–60球TFBGA（8mm x 16mm）无铅
第1页
–54球VFBGA（仅x16）（8毫米x
8毫米）
功能4
–54球VFBGA（仅x16）（8毫米x
8mm）无铅
B4型
•计时-循环时间
–7.5ns@CL=3（PC133）-753
–7.5ns@CL=2（PC133）-7E
–6.0ns@CL=3（仅x16）-6A
•自我刷新
–标准无
–低功率L3
•修订：G/：L
•工作温度范围
–商业（0˚C至+70˚C）无
–工业（-40˚C至+85˚C）IT
–汽车（-40˚C至+105˚C）AT1
一般说明
128Mb SDRAM是一种高速CMOS动态随机存取存储器，包含134217728位。它在内部配置为具有同步接口的四组DRAM（所有信号都记录在时钟信号CLK的正边缘）。
x4的33554432个位组中的每一个都被组织为4096行乘2048列乘4
位。x8的33554432比特组中的每一个被组织为4096行乘1024列b8比特。x16的33554432位组中的每一个都被组织为4096行乘512列
乘以16位。
