IS61NLP12832A IS61NLP12836A / IS61NVP12836A IS61NLP25618A / IS61NVP25618A特性
存储器IS61NLP25618A-200TQLI•100%总线利用率•之间没有等待周期读写•内部山顶的写周期•存储器IS61NLP25618A-200TQLI单个字节写控制•单一R / W(读/写)控制销•时钟控制,注册地址、数据和控制•交叉或线性破裂顺序控制使用模式输入•三个芯片使简单的深度发展和解决流水线•断电模式•通用数据输入和数据输出•CKE销,使时钟和停止作业100 -销TQFP•电平,·电源:NVP: VDD 2.5V(±5%)，VDDQ 2.5V(±5%)NLP: VDD 3.3V(±5%)，VDDQ 3.3V/2.5V(±5%描述存储器IS61NLP25618A-200TQLI
4 Meg 'NLP/NVP'系列产品具有高速、存储器IS61NLP25618A-200TQLI低功耗同步静态ram，旨在为网络和通信应用程序提供一个稳定、高性能、无等待状态的设备。它们由32位128K字、36位128K字和18位256K字组成，采用ISSI先进的CMOS技术制造。结合“不等待”状态特性，当总线从读切换到写或从写切换到读时，将消除等待周期。该装置集成了一个2位突发计数器，高速SRAM核心，高驱动能力输出到一个单一的单片机。所有通过寄存器的同步输入都由一个正边触发的单时钟输入控制。当时钟启用时，可能会挂起操作并忽略所有同步输入，CKE值很高。在这种状态下，内部设备将保存它们以前的值。所有读、写和取消选择循环都由ADV输入发起。当ADV高时，内部突发计数器增加。新的外部地址可以加载时，ADV低。写周期在内部是自动计时的，它是由时钟输入的上升沿和我们处于低电平时启动的。单独的字节允许写入单独的字节。突发模式pin (mode)定义突发序列的顺序。当系高时，选择交错爆破序列。当绑定较低时，选择线性突发序列。
