数字信号器处理器ADSP-BF524BBCZ-3A功能600 mhz处理器高性能黑鳍白鲑两个16位的mac电脑,两个40位alu家族,四个8位视频运算器,40位移器RISC-like寄存器和指令模型易于编程和compiler-friendly支持先进的调试,跟踪,性能监控接受广泛的供应电压内部和I / O操作。数字信号器处理器ADSP-BF524BBCZ-3A参见符合汽车应用要求的第28页可编程片上调压器规范(仅适用于ADSP-BF523/ ADSP-BF525/ADSP-BF527处理器)。数字信号器处理器ADSP-BF524BBCZ-3A看到汽车产品在289年Page87球-球和208 - CSP_BGA包内存132 k字节的片上内存(参见表1对Page3 L1和L3内存大小细节)数字信号器处理器ADSP-BF524BBCZ-3A外部存储器控制器与glueless SDRAM和异步支持8位和16位记忆灵活引导选项从外部flash, SPI,和数字信号器处理器ADSP-BF524BBCZ-3A双胞胎内存或从主机设备包括SPI,双胞胎,与UART代码安全锁盒安全技术一次可编程(OTP)内存管理单元提供内存保护
外围设备USB 2.0高速on- go (OTG)集成PHY IEEE 802.3兼容10/100以太网MAC并行外围接口(PPI)，支持ITU-R 656视频数据格式主机DMA端口(HOSTDP) 2双通道，全双工同步串行端口(SPORTs)，支持8个立体声I2S通道12个外围DMAs，2掌握以太网MAC 2内存到内存对于与外部请求行和54个中断事件处理程序的输入串行外围接口(SPI)兼容的端口2 uart发送支持2线接口(双胞胎)八32位定时器/计数器与PWM控制器支持32位向上/向下计数器旋转支持实时时钟(RTC)和看门狗定时器32位核心计时器48通用I / o (GPIOs),采用可编程滞后NAND flash控制器(NFC)调试/JTAG接口芯片上的锁相环，具有倍频功能
在使用HWAIT时，在开始配置主机DMA端口之前，主机必须至少检查ALLOW_CONFIG一次。完成配置之后，需要主机在开始传输数据之前轮询HOST_STATUS中的就绪位。当主机发送一个HIRQ控制命令时，引导内核发出一条调用指令来寻址0xFFA0 0000。主机有责任确保在这个地址放置了有效的代码。0xFFA0 0000处的例程可以是配置内部资源的简单初始化例程，例如SDRAM控制器，然后使用RTS指令返回。这个例程也可能由最终的应用程序完成，它永远不会返回到引导内核。•从8位主机DMA启动(BMODE=0xF)——在这种模式下，主机DMA端口配置为8位中断模式，很少进行端部数据格式化。与其他模式不同，主机负责解释引导流。它将数据块单独写入主机DMA端口。在为每个块配置DMA设置之前，主机可以轮询HOST_STATUS中的ALLOW_CONFIG位，或者等待HWAIT信号中断。在使用HWAIT时，在开始配置主机DMA端口之前，主机必须至少检查ALLOW_CONFIG
