可编程逻辑XC2S100-5FG256CSpartan-II系列FPGAs有一个规则的、灵活的、可编程的可配置逻辑块(clb)架构，由一系列可编程输入/输出块(IOBs)包围。有四个延迟锁定循环(dll)，在模具的每个角落都有一个。块RAM的两列位于模的相对两侧，位于clb列和IOB列之间。这些功能元素通过功能强大的通用路由通道层次结构相互连接(参见图1)。可编程逻辑XC2S100-5FG256C
通过将配置数据加载到内部静态存储单元，可以定制Spartan-II FPGAs。这种方法可以实现无限的重编程周期。存储在这些单元中的值决定了FPGA中实现的逻辑函数和互连。配置数据可以从外部串行PROM (master)读取
串行模式)，或写入FPGA的从串行，从并行，或边界扫描模式。可编程逻辑XC2S100-5FG256C
可编程逻辑XC2S100-5FG256CSpartan-II FPGAs通常用于大容量应用程序，其中快速可编程解决方案的通用性增加了优点。Spartan-II FPGAs是缩短产品开发周期的理想选择，同时为大批量生产提供了一种经济有效的解决方案。
Spartan-II fpga通过先进的架构和半导体技术实现高性能、低成本的运行。Spartan-II设备提供高达200mhz的系统时钟速率。除了传统的高容量可编程逻辑解决方案的优点，Spartan-II fpga还提供芯片上同步单端口和双端口RAM(块和分布式形式)，DLL时钟驱动程序，可编程集和复位对所有触发器，快速进位逻辑，和许多其他功能。
Spartan®-II现场可编程门阵列，如图2所示，由五个主要的可配置元件组成:
•IOBs提供封装引脚和内部逻辑之间的接口•clb提供构造大多数逻辑的功能元素•每个时钟dll 4096位专用块RAM内存•时钟分布延迟补偿和时钟域控制•多用途多级互连结构
如图2所示，clb构成了中心逻辑结构，可以方便地访问所有支持和路由结构。IOBs位于所有逻辑和
内存元件，方便快捷的路由信号的芯片上和下。
可编程逻辑XC2S100-5FG256C存储在静态内存单元中的值控制所有可配置逻辑元素和互连资源。这些值在启动时加载到内存单元中，如果需要更改设备的功能，可以重新加载。下面几节将详细讨论这些元素。输入/输出块
如图2所示，Spartan-II FPGA IOB具有支持多种I/O信令标准的输入和输出特性。这些高速输入和输出能够支持各种状态的最先进的内存和总线接口。表3列出了几个支持的标准，以及满足标准所需的参考、输出和终止电压。在主串行模式下，FPGA的CCLK输出驱动一个Xilinx PROM，该PROM将配置数据的串行流提供给FPGA的DIN输入。
