随着 Fan-out 所集成的芯片越来越复杂，就可能需要越来越多的层，而且线和空间也更加精细。比如，今天的 Fan-out 封装的范围是 5μm 线和 5-5μm 空间及以上，REF5045AIDR也有 2-2μm 在运作。在研发方面，一些人在研究 1-1μm 及以下的高端 fan-out 技术，包括能够支持高带宽内存(HBM)的封装。2-2μm 的 fan-out 针对的是网络/服务器应用，这项技术可能很快就将出现，而 1-1μm 则可能在 2020 年左右诞生。
分析师称 Amkor、ASE、台积电等公司正在开发 1-1μ
m 左右及以下的 Fan-out 封装。 Yole Développement 的分析师 Jér?me Azémar 说：“这种线和空间水平的Fan-out 在多个玩家那里都处于研发阶段。到目前为止，路线图的主要目标是在标准 RDL 工艺下达到 2-2μm。但通过使用晶圆厂的 BEOL 作为补充步骤，是有可能达到甚至超过 1-1μm 的。”
Azémar 所指的工艺步骤既在封装厂中有所应用，也被用在了晶圆厂的后端处理(BEOL)中。但也许在 fan-out 流程中的最大改变涉及到光刻设备，其可被用于对 RDL 迹线电路、通孔和封装中的其它结构进行图案化处理。对于 1-1μm 及以下的 fan-out，供应商必须切换波长并迁移到 i-line 或 365nm 光刻工具，这可能会导致成本和复杂性的增长。
考虑了这些问题后，对成本敏感的封装厂就会面临一些艰难的抉择。一方面，2-2μm 及以下的 fan-out 仅针对高端客户群。并不是所有客户都需要这种水平的 fan-out 封装，因为 5-5μm 及以上就已经很适合大多数应用了。
所以在回报不确定的情况下，封装厂有必要投资研发高端 fan-out 吗?还是说应该缓一缓，关注更加主流的技术?封装厂需要根据几个方面来进行权衡。在一个关键的设备方面，他们需要仔细考虑光刻技术这个选择。对于封装，主流的光刻工具是掩模对准器(mask aligner)和 stepper 。现在也有一些供应商在开发新的光刻工具，包括激光烧蚀以及使用多个光束的直接成像或无掩模光刻系统。另一种值得关注的技术是适应性图案(adaptive patterning)。
封装趋势
REF5045AIDR一种 IC 封装会集成多种互连方案，即将封装中的一个结构与另一个结构相连。主要的互连技术有 wire bond、flip-chip、晶圆级封装(WLP)和穿透硅通孔(TSV)。
wire bond 是使用微细的线将一个结构缝合到另一个结构。flip-chip 会形成微小的凸块或铜柱来提供封装中的电连接。
在高端层面，业界在继续使用 TSV 来攻关 2.5D/3D 芯片，无论这些 TSV 是工作在整个 die 上，还是在一个单独的 interposer 上。 interposer 集成了微细的迹线来实现到 die 的电连接。
选取全部项目类别集成电路（IC）PMIC-电压基准制造商TexasInstruments系列-包装带卷（TR）零件状态在售参考类型系列输出类型固定电压-输出（最小值/固定）4.5V电压-输出（最大值）-电流-输出10mA容差±0.1%温度系数8ppm/°C噪声-0.1Hz至10Hz3μVp-p噪声-10Hz至10Hz-电压-输入4.7V~18V电流-电源1.2mA电流-阴极-工作温度-40°C~125°C（TA）安装类型表面贴装封装/外壳8-SOIC（0.154"，3.90mm宽）供应商器件封装8-SOIC
