51电子网公益库存:

D100509RRLN-6

D1212UK

D1218UK

D12332VFC25V

D1260UK

D1683T

D16NE06L

D1708AG

D1D40

D203S

4.16E+11

40CTQ045S

40N03GP

40TPS12PBF

4-1932000-7

42CTQ030S

46114-8200

4712KL-05W-B40-P00

47308-0001

485OPDRI-PH

intel

作为全球最大的半导体企业，intel在半导体工艺方面一直保持着领先地位，并且引领了大量全新技术的发展。不过近几年，intel半导体工艺的发展速度似乎逐渐慢了下来，比如14nm工艺竟然用了三代，10nm工艺也被竞争对手抢先。

由于晶体管制造的复杂性，每代晶体管工艺中有面向不同用途的制造技术版本，不同厂商的代次之间统计算法也完全不同，单纯用代次来对比是不准确的。目前业内常用晶体管密度来衡量制程水平，实际上，intel最新10nm制程的晶体管密度甚至反而要比三星、台积电的7nm制程更高。

根据intel公布的晶体管密度表格，其45nm制程的晶体管密度约为3.3mtr/mm2（百万晶体管每平方毫米），32nm为7.5mtr/mm2，22nm为15.3mtr/mm2，上升倍数大约为2.1倍。但是14nm时晶体管密度大幅提升了2.5倍，为37.5mtr/mm2，10nm更是比14nm提升了2.7倍之多，达到100.8mtr/mm2。http://szjhc.51dzw.com/

根据後藤弘茂的分析，如果将intel、台积电、三星和gf近些年制程的特征尺寸放在一起对比，也可以看出intel的14nm制程确实要优于三星和gf的14nm lpp以及台积电的16nm finfet，仅略输于三星早期的10nm制程。

intel的10nm制程则更是全面胜过台积电和三星的10nm制程，甚至比台积电和gf的第一批7nm duv都要更好。虽然不如三星和gf的第二批7nm euv制程，但intel肯定也会深挖10nm制程，第二代10nm赶超三星和gf的7nm euv也不是不可能。台积电

台积电在7nm上选择了求稳路线，并没有急于进入极紫外光刻时代。台积电表示将继续使用duv光刻，利用沉浸式光刻和多重曝光等技术平滑进入7nm时代，然后再转换到euv光刻。

台积电使用duv光刻的第一代7nm finfet已经在2017年第二季度进入试产阶段。

与目前的10nm finfet制程相比，7nm finfet将可在晶体管数量的情况下使芯片尺寸37％，或在电路复杂度相同的情况下降低40％的功耗。

在接下来的第二代7nm finfet+制程上，台积电将开始使用euv光刻。针对euv优化的布线密度可带来约10~20％的面积减少，或在电路复杂度相同的情况下，相比7nm finfet再降低10％的功耗。

而根据後藤弘茂的分析，台积电7nm duv的特征尺寸介于台积电10nm finfet和三星7nm euv之间，metal pitch特征尺寸40nm，gate pitch特征尺寸尚不明确，但必定小于10nm时的66nm。

三星http://wobo666.51dzw.com/

作为芯片代工行业的后来者，三星是“全球ibm制造技术联盟”中激进派的代表，早早就宣布了7nm时代将采用euv。今年4月，三星刚刚宣布已经完成了7nm新工艺的研发，并成功试产了7nm euv晶元，比原进度提早了半年。

据日本pc watch网站上後藤弘茂的分析，三星7nm euv的特征尺寸为44nm*36nm（gate pitch*metal pitch），仅为10nm duv工艺的一半左右。除了一步到位的7nm euv外，三星还规划了一种8nm制程。这个制程实际上是使用duv光刻+多重曝光生产的7nm制程，继承所有10nm工艺上的技术和特性。

由于duv光刻的分辨率较差，因而芯片的电气性能不如使用7nm euv，所以三星为其商业命名为8nm。从这一点来看，8nm相比现有的10nm，很可能在晶体管密度、性能、功耗等方面做出了终极的优化，基本上可看做深紫外光刻下的技术极限了。

根据三星的路线，三星将于今年下半年试产7nm euv晶元，大规模投产时间为2019年秋季。8nm制程大约在2019年第一季度登场，而6nm制程应该会在2020年后出现。gf

gf此前曾是amd自家的半导体工厂，后由于amd资金问题而拆分独立。

gf同样属于ibm“全球ibm制造技术联盟”的一员，其半导体工艺和三星同宗同源。然而gf在28nm、14nm两个节点上都遇到了重大技术难题，不得不向“后来者”三星购买生产技术。

gf在14nm之后决定放弃10nm节点，直接向7nm制程进军。虽然这个决策稍显激进，但gf也明白步子大了容易扯到啥的道理，决定在光刻技术上稳中求进，使用现有的duv光刻技术实现第一代7nm工艺的制造，随后再使用euv光刻进行两次升级迭代。

去年7月曾报道过gf名为7lp的7nm duv制程细节，据其在阿尔伯尼纽约州立大学理工学院负责评估多重光刻技术的george gomba以及其他ibm的同事透露，gf将在第一代7nm duv产品上，使用四重光刻法。

相比之前的14nm lpp制程，7lp制程在功率和晶体管数量相同的前提下，可以带来40%的效率提升，或者在频率和复杂性相同的情况下，将功耗降低60%。

但受限于四重光刻这一复杂流程，gf表示根据不同应用场景，7lp只能将芯片功耗降低30~45%。

可以看到，gf的7nm duv特征尺寸为56nm*40nm（gate pitch*metal pitch），应当与台积电7nm duv的基本相当。而7nm euv的特征尺寸为44nm*36nm，与三星7nm euv完全一致。

晶圆代工巨头企业三星、台积电和gf（格芯），在半导体工艺的发展上越来越迅猛，10nm制程才刚刚应用一年半，7nm制程便已经好似近在眼前。http://jiaxuan668.51dzw.com/

在业界盛行的摩尔定律将死的论调下，如此猛烈的突击7nm制程需要克服怎样的困难？几方大佬又是如何布局这一关键节点？文章出自：酷炫脑